Quelltext der Seite Platinen doppelseitig layouten mit Eagle

= Einleitung =
Die Herstellung doppelseitiger Platinen mit dem Layoutprogramm Eagle birgt Hindernisse, die meist erst beim Löten zum Tragen kommen. Diese können umgangen werden, wenn gewisse Dinge beachtet werden. Im Folgenden gebe ich Ratschläge zum Bedienen des Programms Eagle  hinsichtlich des Layoutens von Platinen, die unter Hobbybedingungen hergestellt (geätzt) werden. Dabei wird vorausgesetzt, dass der gesamtheitliche Vorgang der Platinenherstellung bekannt ist oder in anderen Teilen dieser Wissensseite nachgeschlagen wird (Links unter dem Punkt: "Siehe auch").
 
'''Ziel dieses Dokuments ist es, Hilfestellung zu geben bei...'''
*der Konfiguration des Layout-Programms EAGLE zum Layouten von Schaltungen zur Herstellung ein- oder doppelseitiger Platinen

'''Dabei wird auf folgende Punkte Wert gelegt:'''

So wenige Vias wie möglich.

Bauteile möglichst einfach lötbar

Toleranz gegenüber Über-/Unterätzung

Einsparung von Chemikalien


= Layoutprogramm EAGLE =


== Layouteditor konfigurieren ==

'''Hinweis'''

Werte, die im Folgenden nicht erwähnt werden, sollten auf Default bleiben!


=== Raster ===
Raster als "Teilwert" von 50mil (1.25; 2.5; 5; 10; 12,5; 25; 50)
Wenn möglich mit einem Raster von 25mil auskommen.


=== Autoroutereinstellungen ===
'''Wichtig:'''

*Bei zweiseitigen Platinen immer eine "Prefered Direction" pro Layer vorgeben (nicht den Stern wählen!)!
*Das Routing Grid immer als Vielfaches des Rastergrids wählen!
*Die Costs nicht ändern (außer für Vias wie unten)!
*Via-Anzahl bei Optimize im Folgenden beachten!

'''Autorouter -->'''

'''General'''

--> Prefered Directions --> Top=senkrecht, Bottom=waagrecht (oder umgekehrt)

--> Routing Grid=2.5; 5; 10; 12,5; 25; 50 (als "Teilwert" von 50mil wie Raster, je nach Rechenleistung und Komplexität der Platine)

--> Via Shape=octagon (schützt etwas besser bei Überätzung)

'''Route'''

--> Maximum --> Via=50

'''Optimize 1-6'''

--> Costs --> Via=99

'''Optimize 1'''

--> Maximum Vias=0

'''Optimize 2'''

--> Maximum Via=5

'''Optimize 3'''

--> Maximum Via=0

'''Optimize 4'''

--> Maximum Via=5

'''Optimize 5'''

--> Maximum Via=0

'''Optimize 6'''

--> Maximum Via=0


=== DRC-Einstellungen (Design Rule Check) ===
Im DRC werden Vorgaben getroffen, nach denen der Autorouter seine Bahnen und Vias verlegt.

'''Clearance'''

* alle Werte auf min. 10mil, besser 12mil (je nach Löt- und Ätzvermögen) --> Damit bleibt es möglich, Leiterbahnen zwischen zwei IC-Pads hindurchzuführen.

'''Distance'''

* Copper/Dimension=25 --> Damit bleibt ein größerer Abstand zum Platinenrand
* Drill/Hole=10mil.  --> Wie die Clearance-Werte

'''Sizes'''

* Minimum Width=12mil  --> schützt vor Überätzung
* Minimum Drill=32mil --> Damit werden Vias 0,8mm und damit genauso dick wie Widerstandsbohrungen, man kann also den gleichen, relativ großen Bohrer benutzen


=== Groundplane ===
'''Achtung: Erst nach vollständig gelayouteter Platine anwenden! Ansonsten kann es passieren, dass Airwires übrig bleiben.'''

Die Groundplane verhilft zu besseren Groundeigenschaften und spart Ätzmittel und Entwickler! Man erzeugt sie wie folgt:

* Poligon anklicken
* Werte wie folgt ändern (oben in der Symbolleiste, beim Daraufzeigen erscheint in der Leiste am unteren Bildschirmrand die Erklärung):
** Layer=Top bzw. Bottom
** Poligon Thermals=ON (erleichtert das Löten von GND-Pads)
** Poligon Orphans=ON (hierdurch werden nicht angeschlossene Teile der GND-Plane stehen gelassen, dies reduziert Ätzmittel und Enwickler)
** Isolate=0.016-0.035 (z. B. 0.024. Dieser Abstand zwischen Signals und GND-Plane beugt Unterätzungen vor und erleichtert das Löten)
** Poligon auf Dimension (Platinenumriss) zeichnen
** Poligon zu "GND" umbenennen (dabei auf den Rand des Poligons klicken)


== Nicht lötbare Pads ==
Da selbst hergestellte Platinen keine Durchkontaktierungen besitzen, kann es notwendig werden, sie auf dem Top-Layer zu verlöten. Dies ist aber bei manchen Bauteilen nicht möglich (z. B. Pinheads, Spindeltrimmer, Trafos usw.).
Abhilfe:
Diejenigen Pads von Bauteilen, die man nicht von oben löten kann mit einem Rechteck auf dem Layer "tRestrict" umgeben. Nur die Pads, nicht das gesamt Bauteil! Dadurch wird der Autorouter keine Top-Verbindung herstellen. Die Fehlermeldungen des DRC (Design Rule Check) können ignoriert werden. Diese beziehen sich auf das Pad.


= Hinweise zu Belichtungsmaske und Ausdruck =

Das Layout wird am besten mit Hilfe eines Laserdruckers auf eine Spezialfolie gedruckt. Diese Folien sind im Elektronikfachhandel erhältlich.


== Verzerrungen im Ausdruck / Keine Deckungsgleichheit zwischen Top- und Bottom-Layout ==
Auf Grund der "Glattheit" der Druckerfolie entstehen bei manchen Druckern Verzerrungen beim Ausdruck des Layouts, die dazu führen, dass Bohrungen nicht deckungsgleich sind. Diese Verzerrungen werden größtenteils vermieden, indem Top- und Bottom-Layout auf einer Seite direkt nebeneinander und im gleichen Druckvorgang ausgedruckt werden. Die Verzerrungen sollten dann auf beiden Layouts gleich sein, sodass Bohrungen auf beiden Seiten zentriert sind. Natürlich muss das Layout auf zu große Verzerrungen geprüft werden.


== Material: Fotobeschichtete Platinen ==
Ich habe zwar nicht sehr viele unterschiedliche Platinen getestet und ich will auch keine Werbung für Produkte machen, aber aus eigener Erfahrung kann ich sagen, dass fotobeschichtete Platinen der Firma Bungard die besten Ergebnisse erzielen. Sie sind äußerst Fehlertolerant, was dem Hobbyelektroniker zu Gute kommt, der nicht über professionelle Technik verfügt. Allerdings gibt es sicherlich Hersteller, die vergleichbar gute Platinen anbieten und die mir nicht bekannt sind. 


= Siehe auch =
[[Leiterplatten Entwicklung]]

[[Leiterplatten herstellen]]

[[Platinenherstellung]]

= Autor =
[[Gock]]


Stichworte
Platine, Herstellung, ätzen, selbst selber herstellen, doppelseitig, zweiseitig, fotobeschichtet, Layout, Eagle, Autorouter, Einstellungen, Parameter, löten, Tips und Tricks, Routen, Problem


 [[Kategorie:Praxis]]
 [[Kategorie:Elektronik]]
 [[Kategorie:Software]]