|
|
| Zeile 2: |
Zeile 2: |
| | | | |
| | {| | | {| |
| − | |{|{{Blauetabelle}} | + | | |
| | + | {|{{Blauetabelle}} |
| | | '''ADDLW''' | | | '''ADDLW''' |
| | | '''Add Zahl und W''' | | | '''Add Zahl und W''' |
| Zeile 22: |
Zeile 23: |
| | |} | | |} |
| | | | |
| − | |{|{{Blauetabelle}} | + | | |
| | + | {|{{Blauetabelle}} |
| | |'''ADDWF''' | | |'''ADDWF''' |
| | |'''ADD W und f''' | | |'''ADD W und f''' |
| Zeile 44: |
Zeile 46: |
| | |- | | |- |
| | | | |
| − | |{|{{Blauetabelle}} | + | | |
| | + | {|{{Blauetabelle}} |
| | | '''ANDLW''' | | | '''ANDLW''' |
| | | '''AND Zahl mit W''' | | | '''AND Zahl mit W''' |
| Zeile 64: |
Zeile 67: |
| | |} | | |} |
| | | | |
| − | |{|{{Blauetabelle}} | + | | |
| | + | {|{{Blauetabelle}} |
| | |'''ANDWF''' | | |'''ANDWF''' |
| | |'''AND W mit f''' | | |'''AND W mit f''' |
Version vom 10. April 2007, 12:30 Uhr
!!UNTER BEARBEITUNG!!
| ADDLW
|
Add Zahl und W
|
| Syntax:
|
ADDLW k
|
| Operanten:
|
0 ≤ k ≤ 255
|
| Operation:
|
(W) + k → (W)
|
| Beeinflusste Statusbits:
|
C, DC, Z
|
| Beschreibung:
|
Der Inhalt des W Registers wird mit der 8-Bit Zahl k ADD addiert und das Ergebnis landet wieder im W Register
|
|
| ADDWF
|
ADD W und f
|
| Syntax:
|
ADDWF f,d
|
| Operanten:
|
0 ≤ f ≤ 127 und d ∈ [0,1]
|
| Operation:
|
(W) + (f) → (destination)
|
| Beeinflusste Statusbits:
|
C, DC, Z
|
| Beschreibung:
|
Der Inhalt des W Registers wird mit dem Register f addiert und das Ergebnis landet entweder im W Register (d=0) oder im Register f (d=1)
|
|
| ANDLW
|
AND Zahl mit W
|
| Syntax:
|
ADDLW k
|
| Operanten:
|
0 ≤ k ≤ 255
|
| Operation:
|
(W) + k → (W)
|
| Beeinflusste Statusbits:
|
Z
|
| Beschreibung:
|
Der Inhalt des W Registers wird mit der 8-Bit Zahl k verundent und das Ergebnis landet wieder im W Register
|
|
| ANDWF
|
AND W mit f
|
| Syntax:
|
ANDWF f,d
|
| Operanten:
|
0 ≤ f ≤ 127 und d ∈ [0,1]
|
| Operation:
|
(W) .AND. (f) → (destination)
|
| Beeinflusste Statusbits:
|
Z
|
| Beschreibung:
|
Der Inhalt des W Registers wird mit dem Register f verundet und das Ergebnis landet entweder im W Register (d=0) oder im Register f (d=1)
|
|
