Aus RN-Wissen.de
Wechseln zu: Navigation, Suche
LiFePO4 Speicher Test

Zeile 1: Zeile 1:
 
!!UNTER BEARBEITUNG!!
 
!!UNTER BEARBEITUNG!!
  
{|style="margin-top:10px;"
 
|
 
 
{|{{Blauetabelle}}
 
{|{{Blauetabelle}}
 
| '''ADDLW'''  
 
| '''ADDLW'''  
Zeile 23: Zeile 21:
 
|}
 
|}
  
|
+
 
 
{|{{Blauetabelle}}
 
{|{{Blauetabelle}}
 
|'''ADDWF'''
 
|'''ADDWF'''
Zeile 44: Zeile 42:
 
|}
 
|}
  
|-
 
  
|
 
 
{|{{Blauetabelle}}
 
{|{{Blauetabelle}}
 
| '''ANDLW'''  
 
| '''ANDLW'''  
Zeile 67: Zeile 63:
 
|}
 
|}
  
|
+
 
 
{|{{Blauetabelle}}
 
{|{{Blauetabelle}}
 
|'''ANDWF'''
 
|'''ANDWF'''
Zeile 88: Zeile 84:
 
|}
 
|}
  
|-
 
  
|
 
 
{|{{Blauetabelle}}
 
{|{{Blauetabelle}}
 
| '''BCF'''  
 
| '''BCF'''  
Zeile 111: Zeile 105:
 
|}
 
|}
  
|
 
  
 
{|{{Blauetabelle}}
 
{|{{Blauetabelle}}
Zeile 133: Zeile 126:
 
|}
 
|}
  
|-
 
  
|
 
 
{|{{Blauetabelle}}
 
{|{{Blauetabelle}}
 
| '''BTFSC'''  
 
| '''BTFSC'''  
Zeile 156: Zeile 147:
 
|}
 
|}
  
|
 
  
 
{|{{Blauetabelle}}
 
{|{{Blauetabelle}}
Zeile 178: Zeile 168:
 
|}
 
|}
  
|-
 
  
|
 
 
{|{{Blauetabelle}}
 
{|{{Blauetabelle}}
 
| '''CALL'''  
 
| '''CALL'''  
Zeile 203: Zeile 191:
 
|}
 
|}
  
|
+
 
  
 
{|{{Blauetabelle}}
 
{|{{Blauetabelle}}
Zeile 226: Zeile 214:
 
|}
 
|}
  
 +
 +
{|{{Blauetabelle}}
 +
| '''CLRW'''
 +
| '''Clear W'''
 
|-
 
|-
 +
|Syntax:
 +
| CLRW
 +
|-
 +
|Operanten:
 +
| /
 +
|-
 +
|Operation:
 +
| 00h → (W),
 +
1 → Z
 +
|-
 +
|Beeinflusste Statusbits:
 +
| Z
 +
|-
 +
|Beschreibung:
 +
| Das Statusregister wird gelöscht und anschließed das Z-Bit auf 1 gesetzt.
 +
|}
 +
 +
 +
{|{{Blauetabelle}}
 +
| '''CLRF'''
 +
| '''Clear f'''
 +
|-
 +
|Syntax:
 +
| CLRF f
 +
|-
 +
|Operanten:
 +
| 0 ≤ f ≤ 127
 +
|-
 +
|Operation:
 +
| 00h → (f),
 +
1 → Z
 +
|-
 +
|Beeinflusste Statusbits:
 +
| Z
 +
|-
 +
|Beschreibung:
 +
| Das komplette Byte im Register f wird gelöscht (lauter 0er). Das hat zur folge, das Z gesetzt wird.
 +
|}
  
 
|}
 
|}

Version vom 10. April 2007, 13:31 Uhr

!!UNTER BEARBEITUNG!!

ADDLW ADD Zahl und W
Syntax: ADDLW k
Operanten: 0 ≤ k ≤ 255
Operation: (W) + k → (W)
Beeinflusste Statusbits: C, DC, Z
Beschreibung: Der Inhalt des W Registers wird mit der 8-Bit Zahl k ADD addiert und das Ergebnis landet wieder im W Register


ADDWF ADD W und f
Syntax: ADDWF f,d
Operanten: 0 ≤ f ≤ 127 und d ∈ [0,1]
Operation: (W) + (f) → (destination)
Beeinflusste Statusbits: C, DC, Z
Beschreibung: Der Inhalt des W Registers wird mit dem Register f addiert und das Ergebnis landet entweder im W Register (d=0) oder im Register f (d=1)


ANDLW AND Zahl mit W
Syntax: ADDLW k
Operanten: 0 ≤ k ≤ 255
Operation: (W) + k → (W)
Beeinflusste Statusbits: Z
Beschreibung: Der Inhalt des W Registers wird mit der 8-Bit Zahl k verundent und das Ergebnis landet wieder im W Register


ANDWF AND W mit f
Syntax: ANDWF f,d
Operanten: 0 ≤ f ≤ 127 und d ∈ [0,1]
Operation: (W) .AND. (f) → (destination)
Beeinflusste Statusbits: Z
Beschreibung: Der Inhalt des W Registers wird mit dem Register f verundet und das Ergebnis landet entweder im W Register (d=0) oder im Register f (d=1)


BCF Bit Clear f
Syntax: BCF f,b
Operanten: 0 ≤ f ≤ 127 und 0 ≤ b ≤ 7
Operation: 0 → (f)
Beeinflusste Statusbits: /
Beschreibung: Bit ‘b’ in Register ‘f’ wird auf 0 gesetzt


BSF Bit Set f
Syntax: BSF f,b
Operanten: 0 ≤ f ≤ 127 und 0 ≤ b ≤ 7
Operation: 0 → (f<b>)
Beeinflusste Statusbits: /
Beschreibung: Bit ‘b’ in Register ‘f’ wird auf 1 gesetzt


BTFSC Bit Test f, Skip if Clear
Syntax: BTFSC f,b
Operanten: 0 ≤ f ≤ 127 und 0 ≤ b ≤ 7
Operation: skip if (f<b>) = 0
Beeinflusste Statusbits: /
Beschreibung: Wenn das Bit b im Register f 0 ist, dann wird der nachfolgende Befehl nicht und stattdessen ein NOP ausgeführt. Wenn das Bit b 1 ist, dann wird der nächste Befehl ausgeführt.


BTFSS Bit Test f, Skip if Set
Syntax: BTFSS f,b
Operanten: 0 ≤ f ≤ 127 und 0 ≤ b ≤ 7
Operation: skip if (f<b>) = 1
Beeinflusste Statusbits: /
Beschreibung: Wenn das Bit b im Register f 1 ist, dann wird der nachfolgende Befehl nicht und stattdessen ein NOP ausgeführt. Wenn das Bit b 0 ist, dann wird der nächste Befehl ausgeführt.


CALL Call Subroutine
Syntax: CALL k
Operanten: 0 ≤ k ≤ 2047
Operation: (PC) + 1 → TOS,

k → PC<10:0>, (PCLATH<4:3>) → PC<12:11>

Beeinflusste Statusbits: /
Beschreibung: Als erstes wird die Rückkehradresse (PC+1) in den Stack geschrieben. Dann Die 11bit Sprungadresse in den PC geladen (die 2 MSB kommen aus dem PCLATH).


CLRF Clear f
Syntax: CLRF f
Operanten: 0 ≤ f ≤ 127
Operation: 00h → (f),

1 → Z

Beeinflusste Statusbits: Z
Beschreibung: Das komplette Byte im Register f wird gelöscht (lauter 0er). Das hat zur folge, das Z gesetzt wird.


CLRW Clear W
Syntax: CLRW
Operanten: /
Operation: 00h → (W),

1 → Z

Beeinflusste Statusbits: Z
Beschreibung: Das Statusregister wird gelöscht und anschließed das Z-Bit auf 1 gesetzt.


CLRF Clear f
Syntax: CLRF f
Operanten: 0 ≤ f ≤ 127
Operation: 00h → (f),

1 → Z

Beeinflusste Statusbits: Z
Beschreibung: Das komplette Byte im Register f wird gelöscht (lauter 0er). Das hat zur folge, das Z gesetzt wird.

|}


LiFePO4 Speicher Test