(→Quellen) |
K |
||
| Zeile 15: | Zeile 15: | ||
* Testen der CPU und des kompletten Ports über das Boundary Scan Feature der CPU. Dazu muss das Board nur Spannung haben, ein Programm in der CPU ist nicht notwendig. Nicht einmal der Oszillator muss dazu funktionieren. | * Testen der CPU und des kompletten Ports über das Boundary Scan Feature der CPU. Dazu muss das Board nur Spannung haben, ein Programm in der CPU ist nicht notwendig. Nicht einmal der Oszillator muss dazu funktionieren. | ||
| + | [[Bild:jtagsignale.gif|right|framed|Beispiel einer JTAG Schnittstelle]] | ||
Die interne Boundary Chain der CPU wird dazu benutzt, alle internen Register und Ports der CPU zu lesen und zu schreiben. Dadurch ist es möglich, jeden Pin der CPU fernzusteuern bzw. einzulesen. Durch entsprechendes Steuern der IO-Pins der CPU wird auf der Hardware (Board) ein bestimmtes Verhalten erzeugt, das dann über die IO-Pins wieder eingelesen werden kann. Da bei bestimmten Soll-Vorgaben durch PIN-Outputs auch eine bestimmte Reaktion der sonstigen Hardware erwartet werden muss, kann durch einlesen der Pins und anschliessendem Vergleich von Ist- und Sollwert auf Hardware Fehler des Boards geschlossen werden. Anhand des Schaltplans/Layouts und den auftretenden Fehlern ist dann sogar eine recht gute Bestimmung der Art des Fehlers und dessen Position auf dem Board möglich. | Die interne Boundary Chain der CPU wird dazu benutzt, alle internen Register und Ports der CPU zu lesen und zu schreiben. Dadurch ist es möglich, jeden Pin der CPU fernzusteuern bzw. einzulesen. Durch entsprechendes Steuern der IO-Pins der CPU wird auf der Hardware (Board) ein bestimmtes Verhalten erzeugt, das dann über die IO-Pins wieder eingelesen werden kann. Da bei bestimmten Soll-Vorgaben durch PIN-Outputs auch eine bestimmte Reaktion der sonstigen Hardware erwartet werden muss, kann durch einlesen der Pins und anschliessendem Vergleich von Ist- und Sollwert auf Hardware Fehler des Boards geschlossen werden. Anhand des Schaltplans/Layouts und den auftretenden Fehlern ist dann sogar eine recht gute Bestimmung der Art des Fehlers und dessen Position auf dem Board möglich. | ||
| − | [[Bild: | + | [[Bild:jtagavr.gif|center|framed|Beispiel eines Avr-JTAG Interface von Atmel]] |
| − | + | ||
| − | + | ||
| Zeile 31: | Zeile 30: | ||
==Siehe auch== | ==Siehe auch== | ||
* [[Avr]] | * [[Avr]] | ||
| + | * [[Atmel]] | ||
* [[On Chip Debugging]] | * [[On Chip Debugging]] | ||
==Weblinks== | ==Weblinks== | ||
* http://www.jtag.com/main.php | * http://www.jtag.com/main.php | ||
Version vom 1. Februar 2006, 13:18 Uhr
Der von der Joint Test Action Group entwickelte und häufig als ’JTAG Standard’ bezeichnete Standard IEEE 1149.1, wurde in der gesamten Industrie übernommen
JTAG ist ein standardisiertes Programmier- und Testinterface für digitale Schaltkreise. Eigentlich für programmierbare Logikbausteine entwickelt, erfreut sich der auch als IEEE 1149.1 bekannte Standard einer wachsenden Beliebtheit im Mikrocontroller-Markt.
Alle neueren Atmel AVRs mit mehr als 8kByte Flash besitzen eine JTAG Schnittstelle. JTAG ermöglicht 3 wesentliche Funktionen für die Entwicklung und Fertigung von Hardware, die mit einem megaAVR bestückt ist.
- Programmieren des Flash und EEproms unabhängig vom dem an der CPU anliegenden Clocks.
- Debuggen in der Schaltung (ICE) mit der original CPU ohne zusätzliche Spezial Fassungen JTAG Debugging bietet die Funktionen:
- Breakpoint setzen/rücksetzen
- Run/Stop
- Single Step
- Watches auf Variable setzen
- Register und IO-Port view
- Testen der CPU und des kompletten Ports über das Boundary Scan Feature der CPU. Dazu muss das Board nur Spannung haben, ein Programm in der CPU ist nicht notwendig. Nicht einmal der Oszillator muss dazu funktionieren.
Die interne Boundary Chain der CPU wird dazu benutzt, alle internen Register und Ports der CPU zu lesen und zu schreiben. Dadurch ist es möglich, jeden Pin der CPU fernzusteuern bzw. einzulesen. Durch entsprechendes Steuern der IO-Pins der CPU wird auf der Hardware (Board) ein bestimmtes Verhalten erzeugt, das dann über die IO-Pins wieder eingelesen werden kann. Da bei bestimmten Soll-Vorgaben durch PIN-Outputs auch eine bestimmte Reaktion der sonstigen Hardware erwartet werden muss, kann durch einlesen der Pins und anschliessendem Vergleich von Ist- und Sollwert auf Hardware Fehler des Boards geschlossen werden. Anhand des Schaltplans/Layouts und den auftretenden Fehlern ist dann sogar eine recht gute Bestimmung der Art des Fehlers und dessen Position auf dem Board möglich.
Quellen
- http://www.jtag.com/main.php
- Diverse Atmel Datenblätter
- ELAB JTAG Interface
Siehe auch
Weblinks
