!!UNTER BEARBEITUNG!!
| border="2" cellspacing="0" cellpadding="4" rules="all" style="margin:1em 1em 1em 0; border:solid 1px #0060B5; border-collapse:collapse; background-color:#F5F7FF; font-size:100%; empty-cells:show;" | ADDLW | Add Zahl und W |
| Syntax: | ADDLW k | |
| Operanten: | 0 ≤ k ≤ 255 | |
| Operation: | (W) + k → (W) | |
| Beeinflusste Statusbits: | C, DC, Z | |
| Beschreibung: | Der Inhalt des W Registers wird mit der 8-Bit Zahl k ADD addiert und das Ergebnis landet wieder im W Register |
|{|border="2" cellspacing="0" cellpadding="4" rules="all" style="margin:1em 1em 1em 0; border:solid 1px #0060B5; border-collapse:collapse; background-color:#F5F7FF; font-size:100%; empty-cells:show;" |ADDWF |ADD W und f |- |Syntax: |ADDWF f,d |- |Operanten: |0 ≤ f ≤ 127 und d ∈ [0,1] |- |Operation: |(W) + (f) → (destination) |- |Beeinflusste Statusbits: |C, DC, Z |- |Beschreibung: |Der Inhalt des W Registers wird mit dem Register f addiert und das Ergebnis landet entweder im W Register (d=0) oder im Register f (d=1) |}
|-
|{|border="2" cellspacing="0" cellpadding="4" rules="all" style="margin:1em 1em 1em 0; border:solid 1px #0060B5; border-collapse:collapse; background-color:#F5F7FF; font-size:100%; empty-cells:show;" | ANDLW | AND Zahl mit W |- |Syntax: | ADDLW k |- |Operanten: | 0 ≤ k ≤ 255 |- |Operation: | (W) + k → (W) |- |Beeinflusste Statusbits: |Z |- |Beschreibung: | Der Inhalt des W Registers wird mit der 8-Bit Zahl k verundent und das Ergebnis landet wieder im W Register |}
|{|border="2" cellspacing="0" cellpadding="4" rules="all" style="margin:1em 1em 1em 0; border:solid 1px #0060B5; border-collapse:collapse; background-color:#F5F7FF; font-size:100%; empty-cells:show;" |ANDWF |AND W mit f |- |Syntax: |ANDWF f,d |- |Operanten: |0 ≤ f ≤ 127 und d ∈ [0,1] |- |Operation: |(W) .AND. (f) → (destination) |- |Beeinflusste Statusbits: |Z |- |Beschreibung: |Der Inhalt des W Registers wird mit dem Register f verundet und das Ergebnis landet entweder im W Register (d=0) oder im Register f (d=1) |}
|-
|}
